半导体测试指基于ATE机台的产品测试，分为wafer level的CP测试(chip probing）或FE测试（FrontEnd test）和封装之后的FT测试（final test）或BE测试（backend test）。当然随着WLCSP (wafer level chip scale package)封装的推广，越来越多产品只需要CP测试后就可以切割分片供货了。

传统的半导体测试是高度依赖DFT设计，完备的DFT设计可以提供高故障覆盖率的测试激励，保证半导体测试可以用最小的时间成本筛选出有故障的芯片。但是随着芯片软硬件复杂度的提高，许多问题无法或很难抽象出相应的故障模型，因此SLT(system level test)也被多数公司采用，放在FT测试之后整个FT测试的故障覆盖率，保证DPM（defects per million ）满足客户需求。

1.半导体测试的方案

Pad相关测试

涵盖IO contact，Pad leakage,Pad pull up&pulldown，输入输出VIX/VOX/IOX测试以及输出阻抗测试。测试原理很简单，是基于欧姆定理进行电流电压的测量。但该类测试可以有效筛选出pad/bump/ball相关的故障，该类故障多发生在wafer切割，

Power电流相关测试

涵盖SICC（static/leakage current），DICC（dynamic work current）以及休眠电流。测试可以评估DUT的功耗指标，根据用户对功耗的要求将产品分为不同类别。采用PAT（Part Average Testing）技术，可以使用adaptive test limit的方式将功耗异常的芯片筛选出来。

Performance相关测试

一般core/cpu/dps需要测试最大工作频率，最低工作电压等性能相关的参数，这些测试结果用于产品分类以及系统软件运行时DVFS（Dynamic voltage and frequency scaling）的具体设置。

Scan测试

数字logic的故障覆盖率主要是DFT的scan保证的，大部分产品的scan覆盖率在95%以上。Scan测试激励是基于故障模型（stuck-at fault，transition fault，bridge fault...等等）由EDA工具生成。相比较于传统功能激励测试，优势是可以用最少的测试时间获得最大的故障覆盖率，同时一般不需要高速的测试机台，也避免了DUT和测试机之间的异步通讯要求，而且DUT测试失败可以反标回具体的设计电路，便于后期的分析。Scan测试主要取决于DFT/DFM的设计，需要在设计阶段就覆盖率，故障模型，vector大小，shift时的脉冲电流等等进行充分沟通。

Mbist测试

Sram在SoC中占据很大的面积，和数字逻辑类似，Sram有很成熟的内建自测试方案mbist保证100%的故障覆盖率。Sram也有多种故障模型（stuck-at，transition fault，address fault，Coupling fault, Neighborhood sensitivity，Stability Fault，Retention Fault等），需要根据工艺的稳定度以及DMP要求，选择多种mbist的算法保证测试强度。

高速数字接口测试

SoC一般集成很多数字高速接口，常见的比如USB，MIPI，PCIE，SATA..等等。这些接口的data rate在2GHz以上，多数ATE测试机的普通PE Card是无法支持如此高的频率，而选取高速板卡意味着测试成本的大幅提高。

Analog模块测试

涵盖了PLL，LDO，bandgap, OSC.... 等等

PCBA设计生产力加工服务

一、前期准备阶段：明确PCBA项目需求，筹备项目立案

二、设计开发：设计符合SMT加工生产工艺的电路设计

三、试产会召开：生产中需注意的问题点，产前工艺优化

四、生产工艺流程作业指导书：生产作业指导书与PCBA加工厂一致

五、钢网制造能力确认：根据gerber文件制作出适合钢网

六、贴片机贴砖：根据BOM清单编程贴装，PCB尺寸的测量和拼板处理

七、PCBA测试：外观、老化、烧录、高低温、ICT测试

八、PCBA贴片项目评估：PCBA设计互检、工艺改善等

做好以上八大步骤,PCBA方案会做得越来越好。后续优化PCBA设计，提升产品的可制造性和产品生命周期。